ಮೂರ್ ನ ಕಟ್ಟಳೆ!

moore's law, ಮೂರ್ಸ್ ಲಾ,  ಬಹುಶ ನೀವು ಈ ಪದ ಗುಚ್ಚವನ್ನು ಕೇಳೇ ಇರ್ತೀರಿ. ಇದು vlsi ಜಗತ್ತಿನಲ್ಲೇ ವರ್ಲ್ಡ್ ಫೇಮಸ್ಸು! ;)

ಈ "ಮೂರ್ ನ ಕಟ್ಟಳೆ" ಅನ್ನುವುದು ಒಂದು ರೀತಿ empirical ಫಾರ್ಮುಲ.  ಅಂದ್ರೆ ಅನುಭವದಿಂದ ಗಮನಕ್ಕೆ ಬಂದಿದ್ದು. ಯಾವುದೇ ಲೆಕ್ಕ , ಫಾರ್ಮುಲಗಳು ಇಲ್ಲಿ ಈ ಸಂಬಂಧವನ್ನು ಸಾಧಿಸುವಲ್ಲಿ ಪ್ರಾಮುಖ್ಯತೆ  ವಯಿಸಲ್ಲ.   

ಈ ಕಟ್ಟಳೆ ಏನು ಹೇಳುತ್ತಪ್ಪ ಅಂದ್ರೆ "ಒಂದು ಅಚ್ಚಿನಲ್ಲಿ (die) ಎರಕ ಒಯ್ಯಬಹುದಾದ ಟ್ರಾನ್ಸಿಸ್ಟರುಗಳ ಸಂಖ್ಯೆ ಪ್ರತಿ ಒಂದೊವರೆ ವರ್ಷಕ್ಕೆ ಎರಡು ಪಟ್ಟಾಗುತ್ತೆ." ಇದನ್ನು ಒಂದು ರೀತಿಯಲ್ಲಿ exponential ಬೆಳವಣಿಗೆ ಅನ್ನಬಹುದು.  

ಗಾರ್ಡೆನ್ ಮೂರ್ ಅನ್ನುವ ಹೆಸರನ್ನು ನೀವು ಕೇಳಿಯೇ ಇರುತ್ತೀರಿ. ಈತ ಇಂಟೆಲ್ ನ ಸಂಸ್ಥಾಪಕರಲ್ಲಿ ಒಬ್ಬ. ಮೂರ್ ನ ಕಟ್ಟಳೆ ಅನ್ನುವ "ಪ್ರವೃತ್ತಿ" ಯನ್ನು ೧೯೬೫ ರಲ್ಲೇ  ಈತ ಊಹಿಸಿದ್ದ. ಆಗ ಬಂದ ಈತನ ಈ ಬರಹವೇ ಮೂರ್ ನ ಕಟ್ಟಳೆಗೆ ಮೂಲ ಅನ್ನುವುದು ಅನೇಕರ ಅನಿಸಿಕೆ.

ಈ ಪ್ರವೃತ್ತಿ ಮುಖ್ಯವಾಗಿ ಚಿಪ್ ಒಳಗಿನ ಟ್ರಾನ್ಸಿಸ್ಟರುಗಳು, ತಂತಿಗಳು  ಮುಂತಾದ  ಇತರ ಘಟಕಗಳು  ಗಾತ್ರದಲ್ಲಿ  ಕುಗ್ಗುವ ಕಾರಣದಿಂದ ಕಂಡುಬರುತ್ತೆ.

feature size ಅನ್ನುವುದು ಚಿಪ್ ನಲ್ಲಿ,  ಒಂದು lithography ತಂತ್ರಜ್ಞಾನದಿಂದ  ಎಳೆಯಬಹುದಾದ ಅತ್ಯಂತ ಸಣ್ಣ(ತೆಳ್ಳನೆಯ)ಗೆರೆ / ಕನಿಷ್ಟ ಗಾತ್ರದ ಆಕೃತಿಯ ಉದ್ದ ಅನ್ನಬಹುದು. ಇದು ಸಾಮಾನ್ಯವಾಗಿ ಒಂದು ಕನಿಷ್ಠ ಗಾತ್ರದ MOS ಟ್ರಾನ್ಸಿಸ್ಟರ್ ನ ಉದ್ದಕ್ಕೆ ಸಮವಾಗಿರುತ್ತೆ. ಅಂದರೆ ಈ ಉದ್ದಕ್ಕಿಂತ ಕಡಿಮೆ ಉದ್ದದ (ಅತ್ವ ಗಾತ್ರದ) ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಎರಕ ಒಯ್ಯಲು ಆಗದು. ಈ feature size ಕಡಿಮೆ ಆದಂತೆ ಹೆಚ್ಚು ಹೆಚ್ಚು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಗಳನ್ನು ಸಿಲಿಕಾನ್ ಅಚ್ಚಿನ ಮೇಲೆ ಎರಕ ಒಯ್ಯಲು ಸಾಧ್ಯವಾಗುತ್ತೆ.

"CMOS 130nm", "90nm process", "45nm CMOS Technology"  ಹೀಗೆ ನೀವು ಪದಗಳನ್ನು ಕೇಳಿರುತ್ತೀರಿ. ಈ ನ್ಯಾನೋಮೀಟರ್ (nm)  ಅಂತ ಬಳಸುವ  ತಂತ್ರಜ್ಞಾನಗಳು ಎರಕ ಒಯ್ಯುವ ತಂತ್ರಜ್ಞಾನಕ್ಕೆ ಸಂಬಂಧಪಟ್ಟಂತಹ feature size ಉದ್ದವೇ :) .

[align="alignnone" width="778" caption="ಮೂರ್ ನ ಕಟ್ಟಳೆ plot"]